2D PCB 上のティアドロップ

ティアドロップとは

ティアドロップとは、SMD パッド、PTH パッド、ビア、あるいは幅の広いトレースなど、トレースが他のオブジェクトと接続する場所に追加される小さな形状です。これにより、これらの接続が強化され、製造公差やドリルの位置ずれといった問題による接続不良の発生が軽減されます。

ティアドロップを使用する理由

回路基板を作る場合、小さなミスが接続を弱める可能性があります。ティアドロップは、これらの接続をスムーズにし、破損の可能性を低減します。これは、高密度のボードや機械的ストレスを受ける可能性のあるデザインで特に役立ちます。

ティアドロップの機能方法

[デザイン ルール] ダイアログで、接続タイプごとに 1 つずつ、合計 4 つのルールを使用してティアドロップを追加できます。

• ビア ティアドロップ
• PTH パッド ティアドロップ
• SMD パッド ティアドロップ
• トレース間ティアドロップ(テーパ)

各ルールでは、次の項目を定義できます。

• 幅と長さ: 接続されたオブジェクトのサイズに対する割合です。
• 違反モード: 違反に対して [無視] または [回避] を選択します。
• 自動生成: 関連する接続に対して自動的にティアドロップを適用します。

ティアドロップは、[検査]の[ワイヤ プロパティ]で手動でコントロールすることもできます。選択したワイヤの[ティアドロップ]フィールドをオンまたはオフに切り替えます。

手動設定は、ティアドロップ ルールが有効になっている場合にのみ有効になります。ルールがオフの場合、フィールドが[オン]に設定されていてもティアドロップは表示されません。

制限事項:

• ワイヤ プロパティの動作: ティアドロップ プロパティはすべてのワイヤに表示されますが、ビア、SMD パッド、PTH パッド、または幅の広いトレースとの接続でのみ機能します。
• ティアドロップの更新: 回路図にリンクされていない 2D PCBからコンポーネントを直接削除した場合、トレースを移動するか、デザイン ルールを実行して再生成するまでティアドロップは削除されません。これは、リンクされていない 2D PCB ではデザイン ルールを適切にトリガできないためです。
• Ansys エクスポート: ティアドロップを含む PCB を Ansys にエクスポートすることはサポートされていません。代わりに ODB++ エクスポートを使用してください。
• 曲線ワイヤ: 現在の技術的な制限により、ティアドロップは曲線ワイヤには適用できません。